Semiconductor device having SAC and Fabrication Method thereof

셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법


본 발명은 셀프얼라인 콘택시 접합손상을 방지하여 스태틱 리프레쉬특성을 향상시킬 수 있는 샐프얼라인 콘택을 구비한 반도체 소자 및 그의 제조방법에 관한 것이다. 본 발명의 셀프얼라인 콘택을 구비한 반도체소자는 셀프얼라인 콘택영역과 비셀프얼라인 콘택영역을 구비한 반도체 기판과; 상기 셀프얼라인 콘택영역에 형성되어 상기 반도체 기판을 노출시키는 셀프얼라인 콘택과; 상기 셀프얼라인 콘택을 제외한 기판상에 형성된 제1절연막과; 상기 제1절연막상에 형성된 다수의 도전막패턴과; 상기 각 도전막 패턴의 측벽에 형성된 스페이서와; 상기 셀프얼라인 콘택영역에서는 상기 셀프얼라인 콘택을 제외한 제1절연막에 형성되고, 상기 비셀프얼라인 콘택영역에서는 상기 제1절연막의 전면상에 형성된 제2절연막과; 상기 스페이서 하부의 제2절연막상에 형성된 제3절연막과; 상기 비셀프얼라인 콘택영역의 전면상부 및 상기 셀프얼라인 콘택영역의 스페이서의 측벽에 형성된 제4절연막과; 상기 비셀프얼라인 콘택영역의 제4절연막상에 형성된 제5절연막을 포함한다.
PURPOSE: A semiconductor device having a self-aligned contact and a method for fabricating the same are provided to prevent etch damages due to a high thermal oxide layer and a low thermal oxide layer by forming the high thermal oxide layer prior to the low thermal oxide layer. CONSTITUTION: A self-aligned contact region(101) and a non-self-aligned contact region(102) are defined on a semiconductor substrate(100). The first insulating layer(103) is formed on the semiconductor substrate(100). A plurality of conductive layer patterns are formed on the first insulating layer(103). The second insulating layer(106), the third insulating layer(107), and the fourth insulating layer are sequentially formed on the first insulating layer(103) including the conductive layer patterns. A spacer(109) is formed at a sidewall of the conductive layer patterns by etching the fourth insulating layer. An etch stop layer(110) and an interlayer dielectric(111) are formed on the semiconductor substrate(100). The interlayer dielectric(111) is etched by using the etch stop layer(110). A self-aligned contact(112) is formed by etching the fifth insulating layer.




Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)


Cited By (0)

    Publication numberPublication dateAssigneeTitle